


# КМ1804ВН1, КР1804ВН1

Микросхемы представляют собой 8-разрядную микропрограммируемую наращиваемую схему векторного приоритетного прерывания и предназначены для применения в устройствах обработки прерываний центральных процессоров микро-ЭВМ. Производят приоритетную обработку запросов прерывания, поступающих по восьми шинам от различных устройств. ИС имеют 8 входов запроса прерывания (прерывания могут быть импульсными или уровневыми), 8 уровней приоритета, 8 разрядов регистра маски, 16 выполняемых микрокоманд, встроенный регистр маски, встроенный регистр состояния, векторный выход. Все регистры и триггеры синхронизируются положительным фронтом сигнала, поступающего на вход С. Формирователь тактового сигнала ( $\Phi T$ ) инвертирует сигнал, поступающий на вход С и передает его на внутренние блоки. Восемьразрядный регистр прерывания ( $PП$ ) может регистрировать как уровневые, так и импульсные запросы, поступающие на входы прерывания. Схема очистки ( $CO$ ) регистра прерывания вырабатывает 8 индивидуальных сигналов для очистки разрядов  $PП$  и вентиля-защелок, расположенных на его входах.


Трехразрядный регистр вектора ( $PВ$ ) служит для записи и хранения двоично-кодированного вектора прерывания, который используется для очистки  $PП$ . Очистка  $PП$  разрешена, если триггер разрешения очистки регистра прерывания ( $ТО$ ) установлен (при выполнении микрокоманды «чтение вектора»). Регистр маски ( $PM$ ) имеет 8 разрядов, соответствующих разрядам  $PП$ . Буферные схемы маски ( $БМ$ ) выполнены по схеме с тремя состояниями. Каждый из восьми разрядов устройства маскирования ( $УМ$ ) представляет собой вентиль 2И-НЕ. Детектор прерывания ( $ДП$ ) обнаруживает любой



Условное графическое обозначение КМ1804ВН1, КР1804ВН1

незамаскированный запрос прерывания на выходах УМ. Шифратор приоритета (ШП) формирует двоично-кодированный вектор прерывания, указывающий незамаскированный запрос прерывания с высшим приоритетом. Буферные схемы вектора (БВ) выдают значение вектора прерывания на выходы 16...18 при выполнении микрокоманды «чтение вектора». Регистр состояния (РС) определяет самый низкий приоритет, при котором запрос прерывания будет разрешен. Буферные схемы регистра состояния (БС) выполнены с тремя состояниями и предназначены для выдачи содержимого РС на выходы SA2...SA0. Схема сравнения (СС) сигнализирует о том, что вектор прерывания больше или равен содержимому регистра состояния. Формирователь запроса (ФЗ) содержит триггер разрешения запроса прерывания и логику, необходимую для формирования выходных сигналов RQINR, DEP, DES, CR2. Триггер переполнения (ТП) устанавливается в состояние 1 после считывания вектора прерывания самого высокого приоритета. Триггер разрешения младшей группы (ТГ) используется при объединении микросхем в систему обработки прерываний.

Триггер переполнения (ТП) устанавливается в состояние 1 после считывания вектора прерывания самого высокого приоритета. Триггер разрешения младшей группы (ТГ) используется при объединении микросхем в систему обработки прерываний.



Структурная схема KM1804BH1, KP1804BH1

Содержат 2800 интегральных элементов. Корпус типа 2123.40-6, масса не более 8 г, 2123.40-11, масса не более 8,5 г.

Назначение выводов: 1 — вход прерывания, разряд 3  $\overline{INR3}$ ; 2 — вход/выход двунаправленный маски, разряд 3  $MK3$ ; 3 — выход флага  $\overline{FL}$ ; 4 — вход переноса из предыдущей группы  $\overline{CR0}$ ; 5 — вход разрешения записи состояния  $\overline{EWRSA}$ ; 6 — вход запрета прерывания  $\overline{DEINR}$ ; 7 — выход последовательного запрета  $\overline{DES}$ ; 8 — выход параллельного запрета  $DEP$ ; 9 — выход запроса прерывания  $\overline{RQINR}$ ; 10 — напряжение питания; 11...13 — однонаправленные входы/выходы состояния, разряды 2...0  $SA2...SA0$ ; 14 — выход переполнения  $\overline{OF}$ ; 15 — выход переноса в следующую группу  $\overline{CR2}$ ; 16...18 — выходы вектора разряды 2...0,  $VEC2...VEC0$ ; 19, 21, 23, 25, 36, 38, 40 — входы/выходы маски, разряды 7...4, 0...2  $MK7...MK4$ ,  $MK0...MK2$ ; 20, 22, 24, 26, 35, 37, 39 — входы прерывания разряды 7...4, 0...2  $\overline{INR7...INR4}$ ,  $\overline{INR0...INR2}$ ; 27 — вход управления режимом  $COMO$ ; 28, 31, 32, 33 — входы микрокоманд разряды 0...3  $INS0...INS3$ ; 29 — вход тактовый  $C$ ; 30 — общий; 34 — вход разрешения микрокоманды  $\overline{EINS}$ .

### Электрические параметры

Номинальное напряжение питания	5 В ±5%
Выходное напряжение низкого уровня при $I_{\text{вых}}^1 = -1$ мА	≤ 0,5 В
Выходное напряжение высокого уровня при $I_{\text{вых}}^0 = 12$ мА	≥ 2,4 В
Прямое падение напряжения на антизвонном диоде	≤  −1,5  В
Входное напряжение низкого уровня	≤ 0,8 В
Входное напряжение высокого уровня	≥ 2 В
Ток короткого замыкания на выходе	−30...−85 мА
Ток потребления при $U_{\text{п}} = 5,25$ В	≤ 305 мА
Входной ток низкого уровня:	
по выводам $MK7...MK0$	≤  −0,15  мА
по выводам $SA2...SA0$	≤  −0,1  мА
по выводу $DEINR$	≤  −2  мА
Входной ток высокого уровня:	
по выводам $MK7...MK0$	≤ 150 мкА
по выводам $SA2...SA0$	≤ 100 мкА
по выводам $DEINR, EINS$	≤ 60 мкА

Выходной ток в состоянии «выключено» . . . . .  $\pm 50 \dots \pm 150$  мкА

Время задержки распространения сигнала

при  $C_H = 50$  пФ:

от вывода 6 до вывода 9 . . . . .  $\leq 52$  нс

от вывода 34 до вывода 15 . . . . .  $\leq 56$  нс

от вывода 29 до вывода 9 . . . . .  $\leq 97$  нс

### **Предельно допустимые режимы эксплуатации**

Напряжение питания . . . . .  $\leq 5,25$  В

Входное напряжение . . . . .  $\leq 4,5$  В

Выходное напряжение . . . . .  $\leq 5,25$  В

Емкость нагрузки . . . . .  $\leq 180$  пФ

Температура окружающей среды . . . . .  $-10 \dots +75^\circ$  С